Página 1 dos resultados de 105 itens digitais encontrados em 0.035 segundos

‣ Aplicação da programação geométrica no projeto de filtros Gm-C para receptores RF CMOS.; Application of geometric programming to the desing og GM-C filters for CMOS RF receivers.

Oliveros Hincapié, Jorge Armando
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 08/11/2010 Português
Relevância na Pesquisa
50.937783%
A tendência do mercado da microeletrônica é integrar em um mesmo chip sistemas eletrônicos completos, incluindo simultaneamente circuitos analógicos, digitais e RF. Por causa da complexidade do problema de projeto, a parte analógica e RF desses sistemas é o gargalo do desenvolvimento. Uma alternativa de projeto para circuitos analógicos é formular o projeto como um problema de otimização matemática conhecido como programação geométrica. As vantagens são: o ótimo global é obtido eficientemente, e é possível fazer automatização do projeto. A principal desvantagem é que não todos os parâmetros e equações que modelam um circuito são compatíveis com a forma desse problema de otimização. Os receptores para sistemas de comunicação modernos realizam o processo de downconvertion usando uma freqüência intermediária baixa ou diretamente em banda-base. As topologias de receptor Zero-IF e Low-IF são preferidas por sua alta capacidade de integração e baixo consumo de área e de potência. Os filtros analógicos são blocos de composição básicos nesses sistemas. Neste trabalho é desenvolvida uma metodologia de projeto baseada na aplicação de programação geométrica para projeto de filtros Gm-C. A metodologia de projeto foi usada para projetar filtros analógicos complexos e reais para os padrões de comunicação Bluetooth e Zigbee IEEE/802.15.4. Os resultados obtidos mostram que a metodologia de projeto proposta neste trabalho é uma solução efetiva para reduzir o tempo de projeto e otimizar o desempenho de filtros analógicos.; The tendency of the microelectronic market is to integrate in the same chip complete electronic systems...

‣ Projeto de um conversor analógico-digital para um receptor Bluetooth em tecnologia CMOS.; Analog to digital converter design for a Bluetooth receiver in CMOS technology.

Carvajal Ossa, Wilmar
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 03/12/2010 Português
Relevância na Pesquisa
60.60377%
Neste trabalho aborda-se o projeto de um conversor analógico-digital (ADC) que deve atingir as especificações do padrão Bluetooth. Este bloco faz parte do estágio de recepção de um transceptor sem fio integrado em tecnologia CMOS. Inicialmente é feita a análise do ADC como sistema, ao mesmo tempo que as especificações nesse nível são desenvolvidas. A arquitetura adaptada da literatura é conhecida como time-interleaved pipeline. Os seus principais blocos, o S&H e o estágio básico incluindo o sub-ADC e o MDAC, são explicados posteriormente junto com a estratégia de correção digital através do bit de redundância entre estágios consecutivos. Seguindo essa ordem de ideias, é estudada a implementação com portas digitais da estratégia anterior e da geração das fases de relógio necessárias para os blocos da cadeia pipeline. Os dois circuitos mais elementares, o amplificador operacional de transcondutância (OTA) e o comparador de tensão, também são apresentados antes de introduzir a programação geométrica como ferramenta de projeto auxiliar. Tal ferramenta permite otimizar o consumo de potência desses circuitos básicos e, portanto, descobrir uma nova perspectiva no projeto de circuitos analógicos do estado da arte. Finalmente...

‣ Projeto de fontes de tensão de referência através de metaheurísticas; Voltage references design applying metaheuristics

Sassi, Mariela Mayumi Franchini Sasaki
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 20/06/2013 Português
Relevância na Pesquisa
50.5048%
Geradores de referência, ou fontes de tensão de referência, são largamente empregados na composição de diversos circuitos eletrônicos, pois são responsáveis por gerar e manter uma tensão constante para o restante do circuito. Como se trata de um circuito analógico e que possui diversas condições a serem atendidas (baixo coeficiente de temperatura, baixa tensão de alimentação, baixa regulação de linha, dentre outras), sua complexidade é alta e isso se reflete no tempo/dificuldade de um projeto. Com a finalidade de aumentar a qualidade do circuito e diminuir o tempo de projeto, foi estudado o projeto de fontes de tensão de referência através da aplicação de metaheurísticas, que são métodos de otimização utilizados em problemas que não possuem solução analítica. As metaheurísticas aplicadas foram: algoritmos genéticos, simulated annealing e pattern search, todos disponíveis em uma toolbox de otimização do Matlab. A fonte projetada, utilizando uma topologia proposta neste trabalho, fornece uma tensão de referência de 0,302 V em 300 K a uma tensão mínima de operação de 1,01 V. O coeficiente de temperatura, no intervalo de -10°C a 90°C, é de 19 ppm/°C a 1,01 V e a regulação de linha, com tensão de alimentação no intervalo de 1...

‣ Modelagem e projeto de módulos amplificadores e comparadores em tecnologia CMOS 0,35um; Analysis and design of amplifiers and comparators modules in cmos 0.35um technology

Cortes, Fernando da Rocha Paixao
Fonte: Universidade Federal do Rio Grande do Sul Publicador: Universidade Federal do Rio Grande do Sul
Tipo: Dissertação Formato: application/pdf
Português
Relevância na Pesquisa
101.55972%
Diferente do projeto de sistemas digitais, no qual as técnicas de projeto e ferramentas CAD vêm apresentando uma crescente evolução acompanhada da redução de seus preços, o projeto de sistemas analógicos CMOS ainda apresenta uma forte correlação com a experiência do projetista. Dentro deste contexto, importantes fatores como caracterização de tecnologia, modelamento de dispositivos e metodologia de projeto devem ser considerados. Este trabalho apresenta um estudo destes importantes fatores necessários para se realizar o projeto de um sistema analógico com menor custo, bom desempenho e reduzido tempo de projeto. Primeiramente, é necessária uma extensa caracterização da tecnologia CMOS a ser usada, onde os parâmetros que descrevem as caracteristicas elétricas dos dispositivos são obtidos. A partir desta caracterização e das especificações requeridas para o circuito, é feita uma modelagem e sintese a fim de se obter as dimensões dos transistores. Ferramentas para a análise do desempenho elétrico são utilizadas a seguir, antes de se realizar a descrição geométrica (layout) do circuito. Com o layout pronto, uma nova simulação elétrica é feita incluindo os efeitos geométricos, incluindo-se os parasitas R...

‣ Automação do projeto de módulos CMOS analógicos usando associações trapezoidais de transistores; Analog CMOS modules design automation using trapezoidal associations of transistors

Girardi, Alessandro Gonçalves
Fonte: Universidade Federal do Rio Grande do Sul Publicador: Universidade Federal do Rio Grande do Sul
Tipo: Tese de Doutorado Formato: application/pdf
Português
Relevância na Pesquisa
50.549365%
A metodologia de projeto semi-customizado usando associações trapezoidais de transistores (TATs) é especialmente viável para o projeto de circuitos integrados mistos analógico- digitais. Vários trabalhos foram desenvolvidos demonstrando exemplos de aplicações que geraram bons resultados utilizando esta metodologia. Entretanto, ficou evidente a falta de ferramentas de CAD apropriadas para automatizar o processo de síntese dos circuitos. Para preencher esta lacuna, foi desenvolvido o LIT, uma ferramenta de CAD especializada na geração do layout de células analógicas utilizando associações de transistores. O principal desafio da técnica de associações trapezoidais é a escolha adequada da associação equivalente ao transistor simples, de modo que os efeitos negativos da substituição deste transistor no desempenho do circuito sejam os menores possíveis. Podem existir diversas opções de associações equivalentes, e a escolha da mais adequada nem sempre é uma tarefa direta e intuitiva.O objetivo deste trabalho é a criação de ferramentas de auxílio ao projeto de circuitos analógicos utilizando a técnica de associação série-paralela de transistores MOS (Metal- Oxide-Semiconductor), desde o dimensionamento do circuito até a descrição do layout em formato de troca. Pretende-se fazer com que o tempo total de projeto seja reduzido e seus custos diminuídos. Além disso...

‣ Estruturas de teste para avaliação de variabilidade estatística em MOSFETs sub-100nm; Test structures for statistical variability evaluation on ultra-deep submicron MOSFETs

Camaratta, Giovano da Rosa
Fonte: Universidade Federal do Rio Grande do Sul Publicador: Universidade Federal do Rio Grande do Sul
Tipo: Trabalho de Conclusão de Curso Formato: application/pdf
Português
Relevância na Pesquisa
50.49069%
As variações nas características elétricas de dispositivos MOS são uma preocupação muito importante no projeto, manufatura e operação de circuitos integrados (CIs). Com a redução contínua (escalamento) das dimensões na tecnologia CMOS, variabilidade de processo se tornou um grande problema, afetando o desempenho e o rendimento positivo na produção destes circuitos integrados (CIs) densamente construídos. Nos atuais MOSFETs em escala abaixo de 100nm, a variação estatística de processo está aumentando e impõe um grande desafio para o projeto de circuitos analógicos e digitais. Em uma tentativa de encarar este desafio, veículos de teste estão sendo pesquisados e desenvolvidos para oferecer uma visão quantitativa sobre tais variações elétricas. Veículos de teste para avaliar variabilidade estatística em nanodispositivos CMOS são o foco deste trabalho de graduação. Este estudo irá conduzir à concepção de algumas partes do projeto de um chip de teste que abrange estudos científicos sobre caracterização estatística de variação de processo. Nesse contexto, este trabalho apresenta uma pesquisa bibliográfica sobre as estruturas de teste utilizadas em avaliações de variabilidade estatística e sobre quais são os circuitos e estruturas de teste mais adequados para um chip te teste CMOS. A partir disso...

‣ An accurate low-voltage analog memory-cell with built-in multiplication

De Lima, J. A.; Cordeiro, A. S.
Fonte: Universidade Estadual Paulista Publicador: Universidade Estadual Paulista
Tipo: Conferência ou Objeto de Conferência Formato: 101-104
Português
Relevância na Pesquisa
50.086567%
A CMOS memory-cell for dynamic storage of analog data and suitable for LVLP applications is proposed. Information is memorized as the gate-voltage of input-transistor of a gain-boosting triode-transconductor. The enhanced output-resistance improves accuracy on reading out the sampled currents. Additionally, a four-quadrant multiplication between the input to regulation-amplifier of the transconductor and the stored voltage is provided. Designing complies with a low-voltage 1.2μm N-well CMOS fabrication process. For a 1.3V-supply, CCELL=3.6pF and sampling interval is 0.25μA≤ ISAMPLE ≤ 0.75μA. The specified retention time is 1.28ms and corresponds to a charge-variation of 1% due to junction leakage @75°C. A range of MR simulations confirm circuit performance. Absolute read-out error is below O.40% while the four-quadrant multiplier nonlinearity, at full-scale is 8.2%. Maximum stand-by consumption is 3.6μW/cell.

‣ Sintetizador analógico de sinais ortogonais: projeto e construção usando tecnologia CMOS

Oliveira, Vlademir de Jesus Silva
Fonte: Universidade Estadual Paulista (UNESP) Publicador: Universidade Estadual Paulista (UNESP)
Tipo: Dissertação de Mestrado Formato: 60 p.
Português
Relevância na Pesquisa
60.5048%
Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq); Pós-graduação em Engenharia Elétrica - FEIS; Nesse trabalho, propõe-se o projeto e implementação de um sintetizador de sinais ortogonais utilizando técnicas de circuito integrado e processo CMOS. O circuito do sintetizador baseia-se em um modelo matemático que utiliza multiplicadores e integradores analógicos, para geração de bases de funções ortogonais, tais como os polinômios de Legendre, as funções de base coseno e seno, a smoothed-cosine basis e os polinômios de Hermite. Funções ortogonais são bastante empregadas em processamento de sinais, e a implementação deste método matemático é capaz de gerar vários tipos de funções em um mesmo circuito integrado. O projeto proposto utiliza blocos analógicos funcionais para implementar o sintetizador. Os blocos que compõem o sintetizador foram projetados utilizando circuitos diferenciais, processamento em modo de corrente e técnicas de low-voltage. Algumas topologias utilizadas estão descritas na literatura, sendo que algumas foram adaptadas e mesmo modificadas, como no caso do multiplicador de corrente. Outras tiveram que ser propostas. As simulações e os resultados experimentais mostraram que o sintetizador é capaz de gerar funções ortogonais com amplitude e distorções satisfatórias. O sintetizador pode ser alimentado em 3V...

‣ Desenvolvimento de um sintetizador de freqüência de baixo custo em tecnologia CMOS

Oliveira, Vlademir de Jesus Silva
Fonte: Universidade Estadual Paulista (UNESP) Publicador: Universidade Estadual Paulista (UNESP)
Tipo: Tese de Doutorado Formato: 163 f. : il.
Português
Relevância na Pesquisa
60.031333%
Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq); Pós-graduação em Engenharia Elétrica - FEIS; Nesta tese, propõe-se um sintetizador de freqüência baseado em phase locked loops (PLL) usando uma arquitetura que utiliza um dual-path loop filter, constituído de componentes passivos e um integrador digital. A proposta é empregar técnicas digitais, para reduzir o custo da implementação do sintetizador de freqüência, e flexibilizar o projeto do loop filter, para possibilitar que a arquitetura opere em uma faixa de freqüência larga de operação e com redução de tons espúrios. O loop filter digital é constituído de um contador crescente/ decrescente cujo clock é proveniente da amostragem da diferença de fase de entrada. As técnicas digitais aplicadas ao loop filter se baseiam em alterações da operação do contador, em tempos pré-estabelecidos, os quais são controlados digitalmente. Essas técnicas possibilitam reduzir o tempo de estabelecimento do PLL ao mesmo tempo em que problemas de estabilidade são resolvidos. No desenvolvimento da técnica de dual-path foi realizado o estudo de sua estabilidade, primeiramente, considerando a aproximação do PLL para um sistema linear e depois usando controle digital. Nesse estudo foram deduzidas as equações do sistema...

‣ Circuits and algorithms for pipelined ADCs in scaled CMOS technologies

Brooks, Lane Gearle, 1975-
Fonte: Massachusetts Institute of Technology Publicador: Massachusetts Institute of Technology
Tipo: Tese de Doutorado Formato: 184 leaves
Português
Relevância na Pesquisa
49.127305%
CMOS technology scaling is creating significant issues for analog circuit design. For example, reduced signal swing and device gain make it increasingly difficult to realize high-speed, high-gain feedback loops traditionally used in switched capacitor circuits. This research involves two complementary methods for addressing scaling issues. First is the development of two blind digital calibration techniques. Decision Boundary Gap Estimation (DBGE) removes static non-linearities and Chopper Offset Estimation (COE) nulls offsets in pipelined ADCs. Second is the development of circuits for a new architecture called zero-crossing based circuits (ZCBC) that is more amenable to scaling trends. To demonstrate these circuits and algorithms, two different ADCs were designed: an 8 bit, 200MS/s in TSMC 180nm technology, and a 12 bit, 50 MS/s in IBM 90nm technology. Together these techniques can be enabling technologies for both pipelined ADCs and general mixed signal design in deep sub-micron technologies.; by Lane Gearle Brooks.; Thesis (Ph. D.)--Massachusetts Institute of Technology, Dept. of Electrical Engineering and Computer Science, 2008.; MIT Barker Engineering Library copy: printed in pages.; Also issued printed in pages.; Includes bibliographical references (leaves 179-184).

‣ CMOS analog and radio-frequency integrated-circuit design employing low-power switched-capacitor techniques; Complementary-metal-oxide-semiconductor analog and radio-frequency integrated-circuit design employing low-power switched-capacitor techniques

Song, Yu (1980 - ); Ignjatovic, Zeljko
Fonte: University of Rochester Publicador: University of Rochester
Tipo: Tese de Doutorado Formato: Number of Pages:xviii, 177 leaves; Illustrations:ill. (some col.)
Português
Relevância na Pesquisa
61.434863%
Thesis (Ph. D.)--University of Rochester. Dept. of Electrical and Computer Engineering, 2011.; We propose and verify the design of low-power, high-performance CMOS Switched-Capacitor (SC) circuits for analog and radio-frequency (RF) applications. In low-cost CMOS semiconductor processes, SC circuits play a crucial role in implementing accurate analog signal processing functions. However, conventional SC circuits are usually power-demanding due to the accurate signal settling requirement. On the other hand, the shrinking of amplifier gain and voltage swing driven by technology scaling makes SC circuit design in deep sub-micron CMOS processes more and more challenging. To counteract these problems, low-power SC circuit techniques suitable for deep sub-micron CMOS processes are investigated in this work. In the first illustrative circuit example, a 2.5 GHz Phase-Locked-Loop (PLL) employing a new low-power SC loop filter is proposed, designed and verified in a 180nm CMOS technology. By employing the proposed SC loop filter, the advantages of low reference spur and small on-chip capacitor size are achieved. While the loop filter consumes a very low power, 1/f noise introduced by the inverter amplifier is also suppressed. The second circuit example is an audio-band highly-linear low-power multi-bit Delta-Sigma modulator with a SC nonlinearity-suppressed feedback DAC verified in a 130nm CMOS technology. By employing this proposed scheme...

‣ Design techniques for low power mixed analog-digital circuits with application to smart wireless systems.

Al-Sarawi, Said Fares Khalil
Fonte: Universidade de Adelaide Publicador: Universidade de Adelaide
Tipo: Tese de Doutorado
Publicado em //2003 Português
Relevância na Pesquisa
50.90962%
This dissertation presents and discusses new design techniques for mixed analog-digital circuits with emphases on low power and small area for standard low-cost CMOS VLSI technology. The application domain of the devised techniques is radio frequency identification (RFID) systems, however the presented techniques are applicable to wide range of mixed mode analog-digital applications. Hence the techniques herein apply to a range of smart wireless or mobile systems. The integration of both analog and digital circuits on a single substrate has many benefits such as reducing the system power, increasing the system reliability, reducing the system size and providing high inter-system communications speed - hence, a cost effective system implementation with increased performance. On the other hand, some difficulties arise from the fact that standard low-cost CMOS technologies are tuned toward maximising digital circuit performance and increasing transistor density per unit area. Usually these technologies have a wide spread in transistor parameters that require new design techniques that provide circuit characteristics based on relative transistor parameters rather than on the absolute value of these parameters. This research has identified new design techniques for mostly analog and some digital circuits for implementation in standard CMOS technologies with design parameters dependent on the relative values of process parameters...

‣ Artificial Neural Network for Performance Modeling and Optimization of CMOS Analog Circuits

Chakraborty, Mriganka
Fonte: Universidade Cornell Publicador: Universidade Cornell
Tipo: Artigo de Revista Científica
Publicado em 02/12/2012 Português
Relevância na Pesquisa
49.249316%
This paper presents an implementation of multilayer feed forward neural networks (NN) to optimize CMOS analog circuits. For modeling and design recently neural network computational modules have got acceptance as an unorthodox and useful tool. To achieve high performance of active or passive circuit component neural network can be trained accordingly. A well trained neural network can produce more accurate outcome depending on its learning capability. Neural network model can replace empirical modeling solutions limited by range and accuracy.[2] Neural network models are easy to obtain for new circuits or devices which can replace analytical methods. Numerical modeling methods can also be replaced by neural network model due to their computationally expansive behavior.[2][10][20]. The pro- posed implementation is aimed at reducing resource requirement, without much compromise on the speed. The NN ensures proper functioning by assigning the appropriate inputs, weights, biases, and excitation function of the layer that is currently being computed. The concept used is shown to be very effective in reducing resource requirements and enhancing speed.; Comment: International Journal of Computer Applications November 2012

‣ Systematic Design of CMOS Switched-Current Bandpass Sigma-Delta Modulators for Digital Communication Chips

Rosa, José M. de la; Pérez-Verdú, Belén; Rodríguez-Vázquez, Ángel
Fonte: Springer Publicador: Springer
Tipo: Libro Formato: 178473 bytes; application/pdf
Português
Relevância na Pesquisa
50.20161%
Systematic Design of CMOS Switched-Current Bandpass Sigma-Delta Modulators for Digital Communication Chips gives a systematic methodology for designing ΣΔ Modulators (ΣΔMs), specially those of the bandpass type, realized in digital CMOS technologies by using switched-current (SI) circuits. For this purpose, an analysis of SI error mechanisms as well as their influence on the performance of ΣΔMs is presented in a detailed and comprehensive style. On the one hand, the depth of such an analysis allows designers to get practical knowledge of the performance degradation of SI ΣΔMs through closed-form expressions that relate the modulator specifications to SI cell design parameters. On the other hand, the behavioural models derived from that study make it possible a fast and precise time-domain simulation of SI ΣΔMs, shown in the book through a simulator developed in MATLAB/SIMULINK. The architectures and circuit design methodologies presented in this book are demonstrated through two standard CMOS IC prototypes - the first silicon realizations of SI bandpass ΣΔMs - intended for AM digital radio receivers. The good performance comparison obtained with current state-of-the-art of switched-capacitor ICs demonstrates the viability of SI circuits for the realization of digital communication chips. Systematic Design of CMOS Switched-Current Bandpass Sigma-Delta Modulators for Digital Communication Chips is organized such that it can be useful for a large audience: from novices in the field to experienced ΣΔM designers. The comprehensive treatment of SI ΣΔMs given in this book will allow all of them to improve their productivity through the incorporation of circuit knowledge and CAD tools to optimize the design and to shorten the design cycle.; Peer reviewed

‣ Low-Power and Compact CMOS Circuit Design of Digital Pixel Sensors for X-Ray Imagers

Figueras i Bagué, Roger
Fonte: [Barcelona] : Universitat Autònoma de Barcelona, Publicador: [Barcelona] : Universitat Autònoma de Barcelona,
Tipo: Tesis i dissertacions electròniques; info:eu-repo/semantics/doctoralThesis; info:eu-repo/semantics/publishedVersion Formato: application/pdf
Publicado em //2015 Português
Relevância na Pesquisa
60.6992%
La obtenció d'imatges utilitzant raigs-X ha esdevingut una tecnologia clau per a un ampli rang d'aplicacions tant industrials com mèdiques o científiques, doncs permet estudiar l'interior dels objectes sense necessitat de destruir-los o desmantellar-los. En aquest sentit, hi ha un creixent interès en la recerca en aquests camps, com demostra la literatura, per desenvolupar sistemes avançats de raig-X capaços d'obtenir imatges d'alta qualitat a la vegada que es redueix la dosi total de radiació. Actualment, els imagers de raig-X estan dominats per sistemes híbrids, basats en matrius de píxels en detectors de conversió directa de raig-X i els seus corresponents circuits integrats de lectura (ROICs). Tot i el seu elevat cost i les seves limitacions en àrea en comparació amb els clàssics sensors de conversió indirecta, els avantatges que ofereixen aquests sistemes són clars en quant a la reducció de la dosi de radiació necessària, la millora de la integritat del senyal i l'escalat en la resolució espacial. Pel que fa al mètode de lectura que empren els ROICs, l'estratègia més estesa es basa en el conteig de fotons, degut als avantatges en termes d'immunitat al soroll i de classificació dels fotons. No obstant, aquests sistemes d'imatge per raig-X pateixen de pèrdues d'informació degut a efectes com el charge-sharing i el pile-up. És en aquest context que l'objectiu d'aquest treball de tesi és proposar tècniques específiques de disseny analògic i mixte de circuits per al desenvolupament de píxels digitals sensors (DPS) compactes i de baix consum per a ROICs focalitzats a imagers de raig-X híbrids de conversió directa. L'arquitectura del píxel proposat...

‣ Analog integrated circuit design in ultra-thin oxide CMOS technologies with significant direct tunneling-induced gate current

Bohannon, Eric
Fonte: Rochester Instituto de Tecnologia Publicador: Rochester Instituto de Tecnologia
Tipo: Dissertação
Português
Relevância na Pesquisa
61.301733%
The ability to do mixed-signal IC design in a CMOS technology has been a driving force for manufacturing personal mobile electronic products such as cellular phones, digital audio players, and personal digital assistants. As CMOS has moved to ultra-thin oxide technologies, where oxide thicknesses are less than 3 nm, this type of design has been threatened by the direct tunneling of carriers though the gate oxide. This type of tunneling, which increases exponentially with decreasing oxide thickness, is a source of MOSFET gate current. Its existence invalidates the simplifying design assumption of infinite gate resistance. Its problems are typically avoided by switching to a high-&kappa/metal gate technology or by including a second thick(er) oxide transistor. Both of these solutions come with undesirable increases in cost due to extra mask and processing steps. Furthermore, digital circuit solutions to the problems created by direct tunneling are available, while analog circuit solutions are not. Therefore, it is desirable that analog circuit solutions exist that allow the design of mixed-signal circuits with ultra-thin oxide MOSFETs. This work presents a methodology that develops these solutions as a less costly alternative to high-&kappa/metal gate technologies or thick(er) oxide transistors. The solutions focus on transistor sizing...

‣ Design of a 14-bit fully differential discrete time delta-sigma modulator

Nathany, Sumit Kumar
Fonte: Rochester Instituto de Tecnologia Publicador: Rochester Instituto de Tecnologia
Tipo: Tese de Doutorado Formato: 2242095 bytes; application/pdf
Português
Relevância na Pesquisa
60.731%
Analog to digital converters play an essential role in modern mixed signal circuit design. Conventional Nyquist-rate converters require analog components that are precise and highly immune to noise and interference. In contrast, oversampling converters can be implemented using simple and high-tolerance analog components. Moreover, sampling at high frequency eliminates the need for abrupt cutoffs in the analog anti-aliasing filters. A noise shaping technique is also used in DS converters in addition to oversampling to achieve a high resolution conversion. A significant advantage of the method is that analog signals are converted using simple and high-tolerance analog circuits, usually a 1-bit comparator, and analog signal processing circuits having a precision that is usually much less than the resolution of the overall converter. In this thesis, a technique to design the discrete time DS converters for 25 kHz baseband signal bandwidth will be described. The noise shaping is achieved using a switched capacitor low-pass integrator around the 1-bit quantizer loop. A latched-type comparator is used as the quantizer of the DS converter. A second order DS modulator is implemented in a TSMC 0.35 µm CMOS technology using a 3.3 V power supply. The peak signal-to-noise ratio (SNR) simulated is 87 dB; the SNDR simulated is 82 dB which corresponds to a resolution of 14 bits. The total static power dissipation is 6.6 mW.

‣ Power supply noise coupling in a standard voltage reference circuit

Ozbas, Murat; Patru, Dorin; Mukund, P.R.
Fonte: IEEE Publicador: IEEE
Tipo: Proceedings
Português
Relevância na Pesquisa
50.063213%
Power supply noise (PSN) coupling represents a challenge in the design of current and future analog and mixed-signal circuits. This paper studies the impact of PSN coupling on a key analog circuit building block: a voltage reference. A model representing the amount of noise coupling in the frequency domain is developed and verified through simulations. A design solution for increasing high frequency PSN rejection is identified and evaluated. Finally, the effect of technology scaling on PSN is studied in two successive CMOS processes.; Copyright 2003 IEEE. Personal use of this material is permitted. However, permission to reprint/republish this material for advertising or promotional purposes or for creating new collective works for resale or redistribution to servers or lists, or to reuse any copyrighted component of this work in other works must be obtained from the IEEE.

‣ Scaling the bulk-driven MOSFET into deca-nanometer bulk CMOS technologies

Urban, Christopher
Fonte: Rochester Instituto de Tecnologia Publicador: Rochester Instituto de Tecnologia
Tipo: Dissertação
Português
Relevância na Pesquisa
50.476597%
The International Technology Roadmap for Semiconductors predicts that the nominal power supply voltage, VDD, will fall to 0.7 V by the end of the bulk CMOS era. At that time, it is expected that the long-channel threshold voltage of a MOSFET, VT0, will rise to 35.5% of VDD in order to maintain acceptable off-state leakage characteristics in digital systems. Given the recent push for system-on-a-chip integration, this increasing trend in VT0/VDD poses a serious threat to the future of analog design because it causes traditional analog circuit topologies to experience progressively problematic signal swing limitations in each new process generation. To combat the process-scaling-induced signal swing limitations of analog circuitry, researchers have proposed the use of bulk-driven MOSFETs. By using the bulk terminal as an input rather than the gate, the bulk-driven MOSFET makes it possible to extend the applicability of any analog cell to extremely low power supply voltages because VT0 does not appear in the device's input signal path. Since the viability of the bulk-driven technique was first investigated in a 2 um p-well process, there have been numerous reports of low-voltage analog designs incorporating bulk-driven MOSFETs in the literature - most of which appear in technologies with feature sizes larger than 0.18 um. However...

‣ Design of a 9 stage 10 bit high speed pipeline analog to digital converter

Long, Xi
Fonte: University of Delaware Publicador: University of Delaware
Tipo: Tese de Doutorado
Português
Relevância na Pesquisa
49.91357%
Goossen, Keith W.; Analog to digital converter (ADC) design has been an active research topic over the past few decades, as the scaling down of Complementary Metal-Oxide-Semiconductor (CMOS) Integrated Circuit (IC) fabrication process offers continuing room for performance improvement. Various ADC architectures have been proposed by researchers, including flash, successive approximation, sigma-delta and pipeline, etc. Among these architectures, pipeline ADC offers moderate resolution at high conversion speed and is widely used in both civil and military applications. In this thesis, we develop a 9 stage 10 bit pipeline ADC circuit in AMIS C5N process. The whole design methodology, from system simulation to schematic entry, from circuit simulation to post signal analysis is proposed. The operation frequency of the pipeline ADC is pushed to the upper limit of the process used. The ADC is designed and simulated in Cadence environment. Post simulation signal analysis is done in Matlab in order to verify its performance.; University of Delaware, Department of Electrical and Computer Engineering; M.S.