Página 1 dos resultados de 11115 itens digitais encontrados em 0.009 segundos

‣ Estudos e avaliações de compiladores para arquiteturas reconfiguráveis; A compiler analysis for reconfigurable hardware

Lopes, Joelmir José
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 25/05/2007 Português
Relevância na Pesquisa
36.86925%
Com o aumento crescente das capacidades dos circuitos integrado e conseqüente complexidade das aplicações, em especial as embarcadas, um requisito tem se tornado fundamental no desenvolvimento desses sistemas: ferramentas de desenvolvimento cada vez mais acessíveis aos engenheiros, permitindo, por exemplo, que um programa escrito em linguagem C possa ser convertido diretamente em hardware. Os FPGAs (Field Programmable Gate Array), elemento fundamental na caracterização de computação reconfigurável, é um exemplo desse crescimento, tanto em capacidade do CI como disponibilidade de ferramentas. Esse projeto teve como objetivos: estudar algumas ferramentas de conversão C, C++ ou Java para hardware reconfigurável; estudar benchmarks a serem executadas nessas ferramentas para obter desempenho das mesmas, e ter o domínio dos conceitos na conversão de linguagens de alto nível para hardware reconfigurável. A plataforma utilizada no projeto foi a da empresa Xilinx XUP V2P; With the growing capacities of Integrated Circuits (IC) and the complexity of the applications, especially in embedded systems, there are now requisites for developing tools that convert algorithms C direct into the hardware. As a fundamental element to characterize Reconfigurable Computing...

‣ Proposta de uma arquitetura de hardware em FPGA implementada para SLAM com multi-câmeras aplicada à robótica móvel; Proposal of an FPGA hardware architecture for SLAM using multi-cameras and applied to mobile robotics

Bonato, Vanderlei
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Tese de Doutorado Formato: application/pdf
Publicado em 30/01/2008 Português
Relevância na Pesquisa
36.86925%
Este trabalho apresenta uma arquitetura de hardware, baseada em FPGA (Field-Programmable Gate Array) e com multi-câmeras, para o problema de localização e mapeamento simultâneos - SLAM (Simultaneous Localization And Mapping) aplicada a sistemas robóticos embarcados. A arquitetura é composta por módulos de hardware altamente especializados para a localização do robô e para geração do mapa do ambiente de navegação em tempo real com features extraídas de imagens obtidas diretamente de câmeras CMOS a uma velocidade de 30 frames por segundo. O sistema é totalmente embarcado em FPGA e apresenta desempenho superior em, pelo menos, uma ordem de magnitude em relaçãoo às implementações em software processadas por computadores pessoais de última geração. Esse desempenho deve-se à exploração do paralelismo em hardware junto com o processamento em pipeline e às otimizações realizadas nos algoritmos. As principais contribuições deste trabalho são as arquiteturas para o filtro de Kalman estendido - EKF (Extended Kalman Filter) e para a detecção de features baseada no algoritmo SIFT (Scale Invariant Feature Transform). A complexidade para a implementaçãoo deste trabalho pode ser considerada alta, uma vez que envolve uma grande quantidade de operações aritméticas e trigonométricas em ponto utuante e ponto fixo...

‣ ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - operadores e grafos a fluxo de dados; ChipCflow - tool for implementing of algorithms using the dataflow model in dynamic reconfigurable hardware - Operators and the dataflow graphs

Correia, Vasco Martins
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 25/03/2009 Português
Relevância na Pesquisa
36.86925%
ChipCflow é o projeto de uma ferramenta para execução de algoritmos escritos em linguagem C utilizando o modelo a fluxo de dados dinâmico em hardware com reconfiguração parcial. O objetivo principal do projeto ChipCflow é a aceleração da execução de programas por meio da execução direta em hardware, aproveitando ao máximo o paralelismo considerado natural do modelo a fluxo de dados. Em particular nesta parte do projeto, realizou-se a prova de conceito para a programação a fluxo da dados em hardware reconfigurável. O modelo de fluxo de dados utilizado foi o estático em plataforma sem reconfiguração parcial, dada a complexidade desse sistema, que faz parte de outro módulo em desenvolvimento no projeto ChipCflow; In order to convert C Language into hardware, a ChipCflow project, is a fundamental element to be used. In particular, dynamic dataflow architecture can be generated to produce a high level of parallelism to be executed into a partial reconfigurable hardware. Because of the complexity of the partial reconfigurable system, in this part of the project, a poof-of-concept was described as a program to be executed in a static reconfigurable hardware. The partial reconfiguration is a focus on another part of the ChipCflow project

‣ Co-Projeto de hardware/software para correlação de imagens; Hardware/software co-design for imge cross-correlation

Dias, Maurício Acconcia
Fonte: Biblioteca Digitais de Teses e Dissertações da USP Publicador: Biblioteca Digitais de Teses e Dissertações da USP
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 26/07/2011 Português
Relevância na Pesquisa
36.884697%
Este trabalho de pesquisa tem por objetivo o desenvolvimento de um coprojeto de hardware/software para o algoritmo de correlação de imagens visando atingir um ganho de desempenho com relação à implementação totalmente em software. O trabalho apresenta um comparativo entre um conjunto bastante amplo e significativo de configurações diferentes do soft-processor Nios II implementadas em FPGA, inclusive com a adição de novas instruções dedicadas. O desenvolvimento do co-projeto foi feito com base em uma modificação do método baseado em profiling adicionando-se um ciclo de desenvolvimento e de otimização de software. A comparação foi feita com relação ao tempo de execução para medir o speedup alcançado durante o desenvolvimento do co-projeto que atingiu um ganho de desempenho significativo. Também analisou-se a influência de estruturas de hardware básicas e dedicadas no tempo de execução final do algoritmo. A análise dos resultados sugere que o método se mostrou eficiente considerando o speedup atingido, porém o tempo total de execução ainda ficou acima do esperado, considerando-se a necessidade de execução e processamento de imagens em tempo real dos sistemas de navegação robótica. No entanto, destaca-se que as limitações de processamento em tempo real estão também ligadas as restrições de desempenho impostas pelo hardware adotado no projeto...

‣ Técnicas para o projeto de hardware criptográfico tolerante a falhas

Moratelli, Carlos Roberto
Fonte: Universidade Federal do Rio Grande do Sul Publicador: Universidade Federal do Rio Grande do Sul
Tipo: Dissertação Formato: application/pdf
Português
Relevância na Pesquisa
36.884697%
Este trabalho tem como foco principal o estudo de um tipo específico de ataque a sistemas criptográficos. A implementação em hardware, de algoritmos criptográficos, apresenta uma série de vulnerabilidades, as quais, não foram previstas no projeto original de tais algoritmos. Os principais alvos destes tipos de ataque são dispositivos portáteis que implementam algoritmos criptográfico em hardware devido as limitações de seus processadores embarcados. Um exemplo deste tipo de dispositivo são os Smart Cards, os quais, são extensamente utilizados nos sistemas GSM de telefonia móvel e estão sendo adotados no ramo bancário. Tais dispositivos podem ser atacados de diferentes maneiras, por exemplo, analisando-se a energia consumida pelo dispositivo, o tempo gasto no processamento ou ainda explorando a suscetibilidade do hardware a ocorrência de falhas transientes. O objetivo de tais ataques é a extração de informações sigilosas armazenadas no cartão como, por exemplo, a chave criptográfica. Ataques por injeção maliciosa de falhas no hardware são comumente chamados de DFA (Differencial Fault Attack) ou simplesmente fault attack. O objetivo deste trabalho foi estudar como ataques por DFA ocorrem em diferentes algoritmos e propor soluções para impedir tais ataques. Os algoritmos criptográficos abordados foram o DES e o AES...

‣ Aumento da testabilidade do hardware com auxilio de técnicas de teste de software; Hardware testyability increase with software testing techniques

Krug, Margrit Reni
Fonte: Universidade Federal do Rio Grande do Sul Publicador: Universidade Federal do Rio Grande do Sul
Tipo: Tese de Doutorado Formato: application/pdf
Português
Relevância na Pesquisa
36.95001%
O projeto, seja ele de software ou hardware, envolve uma série de atividades que, apesar das técnicas, ferramentas e métodos empregados, não estão livres de erros que podem levar ao mau funcionamento do produto final. Estes erros podem ocorrer durante a especificação do projeto, como também em estágios finais do desenvolvimento ou no processo de manufatura. A fim de minimizar prejuízos é necessário garantir a qualidade do sistema a partir da verificação do projeto, da validação de protótipo e do teste de fabricação. Por muito tempo o teste de hardware e o teste de software foram estudados como disciplinas completamente independentes. Porém, similaridades entre o desenvolvimento de software e o projeto de hardware já foram exploradas com sucesso em adaptações de técnicas originalmente desenvolvidas para um sendo utilizadas por outro. Um exemplo é a cobertura de código, que foi inicialmente desenvolvida para o teste de software, e agora é comumente utilizada na verificação de hardware. Visto que dispositivos são descritos em linguagem de descrição de hardware, e estas possuem características semelhantes às linguagens de programação, parece uma boa alternativa valer-se desta semelhança para utilizar os métodos propostos pela engenharia de software para garantir a qualidade do hardware desenvolvido. Utilizar tais métodos para gerar padrões de teste para dispositivos de hardware descritos em HDL (Hardware Description Language) e identificar nestas descrições características que...

‣ Teste integrado de software e hardware : reusando casos de teste de software em teste de microprocessadores; Integrated test of software and hardware: reusing software test cases to test of microprocessor

Meirelles, Paulo Roberto Miranda
Fonte: Universidade Federal do Rio Grande do Sul Publicador: Universidade Federal do Rio Grande do Sul
Tipo: Dissertação Formato: application/pdf
Português
Relevância na Pesquisa
36.884697%
Sistemas embarcados estão mais complexos e são cada vez mais utilizados em contextos que exigem muitos recursos computacionais. Isso significa que o hardware embarcado pode ser composto por vários processadores, memórias, partes reconfiguráveis e ASIPs integrados em um único silício. Adicionalmente, o software embarcados pode conter muitas rotinas de programação executadas sob restrição de processamento e memória. Esse cenário estabelece uma forte dependência entre o hardware e o software embarcado. Portanto, o teste de um sistema embarcado compreende o teste do hardware e do software. Neste contexto, a reutilização de procedimentos e estruturas de teste é um caminho para se reduzir o tempo de desenvolvimento e execução dos testes. Neste trabalho é apresentado um método de teste integrado de hardware e software. Nesse método, casos de teste desenvolvidos para testar o software embarcado também são usados para testar o seu processador. Comparou-se os custos e cobertura de falhas do método proposto com técnicas de auto-teste funcional. Os resultados experimentais demonstraram que foi possível reduzir os custos de aplicação e geração do teste do sistema usando um método de teste integrado de software e hardware.; Embedded Systems are more complexity. Nowadays...

‣ Arquitetura de co-projeto hardware/software para implementação de um codificador de vídeo escalável padrão H.264/SVC

Husemann, Ronaldo
Fonte: Universidade Federal do Rio Grande do Sul Publicador: Universidade Federal do Rio Grande do Sul
Tipo: Tese de Doutorado Formato: application/pdf
Português
Relevância na Pesquisa
36.89797%
Visando atuação flexível em redes heterogêneas, modernos sistemas multimídia podem adotar o conceito da codificação escalável, onde o fluxo de vídeo é composto por múltiplas camadas, cada qual complementando e aprimorando gradualmente as características de exibição, de forma adaptativa às capacidades de cada receptor. Atualmente, a especificação H.264/SVC representa o estado da arte da área, por sua eficiência de codificação aprimorada, porém demanda recursos computacionais extremamente elevados. Neste contexto, o presente trabalho apresenta uma arquitetura de projeto colaborativo de hardware e software, que explora as características dos diversos algoritmos internos do codificador H.264/SVC, buscando um adequado balanceamento entre as duas tecnologias (hardware e software) para a implementação prática de um codificador escalável de até 16 camadas em formato de 1920x1080 pixels. A partir de um modelo do código de referência H.264/SVC, refinado para reduzir tempos de codificação, foram definidas estratégias de particionamento de módulos e integração entre entidades de software e hardware, avaliando-se questões como dependência de dados e potencial de paralelismo dos algoritmos, assim como restrições práticas das interfaces de comunicação e acessos à memória. Em hardware foram implementados módulos de transformadas...

‣ FLEXLAB: Middleware de virtualização de hardware para gerenciamento centralizado de computadores em rede

Cruz, Daniel Igarashi
Fonte: Universidade Estadual Paulista (UNESP) Publicador: Universidade Estadual Paulista (UNESP)
Tipo: Dissertação de Mestrado Formato: 96 f. : il. color.
Português
Relevância na Pesquisa
36.86925%
Pós-graduação em Ciência da Computação - IBILCE; O gerenciamento de um conglomerado de computadores em rede é uma atividade potencialmente complexa devido à natureza heterogênea destes equipamentos. Estas redes podem apresentar computadores com diferentes configurações em sua camada de software básico e aplicativos em função das diferenças de configuração de hardware em cada nó da rede. Neste cenário, cada computador torna-se uma entidade gerenciada individualmente, exigindo uma atividade manual de configuração da imagem de sistema ou com automatização limitada à camada de aplicativos. Tecnologias que oferecem gestão centralizada, como arquiteturas thin-client ou terminal de serviços, penalizam o desempenho das estações e oferecem capacidade reduzida para atender um número crescente de usuários uma vez que todo o processamento dos aplicativos dos clientes é executado em um único nó da rede. Outras arquiteturas para gerenciamento centralizado que atuam em camada de software são ineficazes em oferecer uma administração baseada em uma imagem única de configuração dado o forte acoplamento entre as camadas de software e hardware. Compreendendo as deficiências dos modelos tradicionais de gerenciamento centralizado de computadores...

‣ Hardware evolutivo aplicado a geração automatica de controladores para servo-mecanismos; Evolvable hardware applied to automatic design of servomecanisms

Tatiane Jesus de Campos
Fonte: Biblioteca Digital da Unicamp Publicador: Biblioteca Digital da Unicamp
Tipo: Tese de Doutorado Formato: application/pdf
Publicado em 11/05/2007 Português
Relevância na Pesquisa
36.9196%
Na última década os algoritmos evolutivos vem sendo aplicados na síntese e projeto de circuitos eletrônicos criando uma nova área de pesquisa denominada Hardware Evolutivo. Esta tese propõe o uso de Hardware Evolutivo como uma ferramenta para geração automática de circuitos aplicados ao controle de um pêndulo amortecido não linear. Inicialmente um amplo estudo sobre a utilização de computação evolutiva aplicada à síntese de circuitos eletrônicos foi realizado, de modo a identificar os principais benefícios, motivações, aplicações e desafios da área de Hardware Evolutivo. A seguir foi realizado um estudo de caso com o objetivo de realizar uma comparação experimental dos principais pontos que afetam o desempenho de um sistema de Hardware Evolutivo na evolução de circuitos digitais básicos. Após a realização destas etapas foi desenvolvido um Hardware Evolutivo para controle de um pêndulo não linear. O objetivo desta implementação foi apresentar comparações de desempenho entre diferentes abordagens para projetos de controladores. O uso do Hardware Evolutivo para obtenção do controlador tem como objetivo modelar o comportamento não linear do sistema e sintetizá-lo em um circuito digital combinacional criando assim uma alternativa de projeto automático para sistemas de controle. A análise e simulação do pêndulo não linear demonstra que a aplicação desta nova técnica de projeto de hardware apresenta resultados promissores.; In the last decade evolutionary algorithms application in electronic circuits synthesis have been intensively investigated...

‣ Análise e proposta de arquiteturas de hardware para veículos autônomos; Analysis and proposal of hardware architectures for autonomous

Milton Felipe Souza Santos
Fonte: Biblioteca Digital da Unicamp Publicador: Biblioteca Digital da Unicamp
Tipo: Dissertação de Mestrado Formato: application/pdf
Publicado em 17/05/2013 Português
Relevância na Pesquisa
36.851042%
Este trabalho analisa as possibilidades de arquiteturas de hardware buscando encontrar uma plataforma de desenvolvimento escalável e possível de se adaptar a diferentes estruturas mecânicas de veículos móveis. Esta plataforma deve ainda ter sensores suficientes para permitir comportamentos autônomos ao veículo. Para isto, de forma a entender melhor o conceito de autonomia, primeiramente foram analisadas as capacidades mentais humanas. Das capacidades estudadas foram escolhidas as capacidades de sensação, percepção, orientação e cognição como capacidades relacionadas ao hardware quando implantadas em veículos móveis artificialmente. Em seguida cada uma destas quatro capacidades mentais foi analisada a fundo buscando métodos e sistemas para solucionar estes problemas. Foram analisadas também as possibilidades de topologias em rede de forma a conectar os módulos individuais e propostos critérios de escolha dos módulos e topologias do sistema. Após todas estas análises exaustivas, onde somente as partes mais importantes foram incluídas neste trabalho, foi escolhida a topologia de barramento serial com arbitração em hardware para permitir modularidade, escalabilidade e confiabilidade. Como barramento elétrico foi escolhido o barramento CAN (Controller Area Network) que juntamente com diversos módulos especificados neste trabalho resultam na plataforma que foi chamada "Sistema Autônomo Completo". Com base neste sistema...

‣ Método para abstração de componentes de hardware para sistemas embarcados

Ludwich, Mateus Krepsky
Fonte: Florianópolis, SC Publicador: Florianópolis, SC
Tipo: Dissertação de Mestrado Formato: 131 p.| il., tabs.
Português
Relevância na Pesquisa
36.943594%
Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Ciência da Computação.; Linguagens de programação tem um papel fundamental no desenvolvimento de sistemas computacionais. Dentre elas, as Linguagens Gerenciadas (do inglês Managed Programming Language - MPL), dos quais Java e Lua são exemplos, possuem funcionalidades que objetivam aumentar a produtividade dos desenvolvedores. Isto é obtido fornecendo construções em um nível mais alto de abstração que permitem expressar e validar ideias em menos tempo e tornando mais difícil a ocorrência de erros de programação o que reduz o tempo gasto na depuração de programas. Há cerca de uma década diversas iniciativas tem sido executadas com o objetivo de permitir o uso das MPLs não somente em sistemas de propósito geral como também em sistemas embarcados, atendendo requisitos de tempo e consumo de recursos impostos por tais sistemas. Entretanto, para que as MPLs sejam realmente úteis em sistemas embarcados é necessário que elas forneçam funcionalidades para interação com o ambiente no qual o sistema embarcado está inserido. Tal interação usualmente acontece por meio de dispositivos de hardware...

‣ Verificação de implementações em hardware por meio de provas de correção de suas definições recursivas

Almeida, Ariane Alves
Fonte: Universidade de Brasília Publicador: Universidade de Brasília
Tipo: Dissertação
Português
Relevância na Pesquisa
36.9196%
Dissertação (mestrado)—Universidade de Brasília, Institudo de Ciências Exatas, Departamento de Ciência da Computação, 2014.; Uma abordagem é apresentada para verificar formalmente a corretude lógica de operadores algébricos implementados em hardware. O processo de verificação é colocado em paralelo ao fluxo convencional de projeto de hardware, permitindo a verificação de fragmentos da implementação do hardware tanto simultaneamente quanto após todo o processo de implementação ser concluído, evitando assim atrasos no projeto do circuito. A ideia principal para atestar a corretude de uma implementação em hardware é comparar seu comportamento operacional com uma definição formal de seu operador, analisando assim sua equivalência funcional; isto é, se ambas definições, de hardware e matemática, produzem os mesmos resultados quando fornecidas as mesmas entradas. A formalização dessa comparação é um desafio desta abordagem, já que as provas utilizadas para verificar a corretude e outras propriedades desses sistemas pode seguir esquemas indutivos, que proveem de maneira natural quando se trata com definições recursivas, usadas em linguagens de especificação e ferramentas de formalização. Já que Linguagens de Descrição de Hardware descrevem circuitos/sistemas de maneira imperativa...

‣ Explorando uma solução híbrida: hardware+software para a detecção de falhas tempo real em systems-on-chip (SoCs)

Bolzani, Leticia Maria Veiras
Fonte: Pontifícia Universidade Católica do Rio Grande do Sul; Porto Alegre Publicador: Pontifícia Universidade Católica do Rio Grande do Sul; Porto Alegre
Tipo: Dissertação de Mestrado
Português
Relevância na Pesquisa
36.86925%
Nos últimos anos, o crescente aumento do número de aplicações críticas baseadas em sistemas eletrônicos, intensificou a pesquisa sobre técnicas de tolerância à falhas. Durante o período de funcionamento destes sistemas, a probabilidade de ocorrerem falhas transientes e permanentes devido à presença de interferências dos mais variados tipos é bastante grande. Dentre as falhas mais freqüentes, salientam-se as falhas que corrompem os dados e as falhas que alteram o fluxo de controle do processador que executa a aplicação. Assim, a utilização de técnicas capazes de detectarem estes tipos de falhas evita que as mesmas se propaguem pelo sistema e acabem gerando saídas incorretas. Basicamente, estas técnicas são classificadas em dois grandes grupos: soluções baseadas em software e soluções baseadas em hardware. Neste contexto, o objetivo principal deste trabalho é especificar e implementar uma solução híbrida, parte em software e parte em hardware, capaz de detectar em tempo de execução eventuais falhas em dados e no fluxo de controle do algoritmo. Esta solução baseia-se nas técnicas propostas em (REBAUDENGO, 2004) e (GOLOUBEVA, 2003) e implementa parte de suas regras de transformação de código via software e parte via hardware. Assim...

‣ Implementação de modelos de redes de Petri em hardware de lógica reconfigurável

Antiqueira, Perci Ayres
Fonte: Curitiba Publicador: Curitiba
Tipo: Dissertação de Mestrado
Português
Relevância na Pesquisa
36.928528%
In this research work, was performed a study of main types of hardware modeling tools searching to verify the advantages of utilizing for modeling dynamic and concurrent systems and for its hardware implementation. It was observed that even though there are tools for this purpose, exists some points that may be worked out to facilitate access to this technology. So, was developed a method for facilitate implementation of systems modeled in Petri nets, in reconfigurable logic hardware. For that, was utilized a capture software where, from the graphic of the Petri net model, is generated a description in PNML (Petri Net Markup Language) format. From this description, is generated a hardware description file in VHDL (VHSIC Hardware Description Language) format, that may be loaded in a reconfigurable logic circuit. To make possible this stage, was performed the development of tool that generate a file in VHDL language from the description in PNML format. The developed tool is described in details, showing all stages and criteria utilized in the conversion. To validate the method, is showed an application example for this toll with the implementation in FPGA (Field Programmable Gate Arrow), of a Petri net modeling a hypothetic industrial plant. Finally...

‣ System-on-a-Chip (SoC) based Hardware Acceleration in Register Transfer Level (RTL) Design

Niu, Xinwei
Fonte: FIU Digital Commons Publicador: FIU Digital Commons
Tipo: Artigo de Revista Científica Formato: application/pdf
Português
Relevância na Pesquisa
36.936475%
Today, modern System-on-a-Chip (SoC) systems have grown rapidly due to the increased processing power, while maintaining the size of the hardware circuit. The number of transistors on a chip continues to increase, but current SoC designs may not be able to exploit the potential performance, especially with energy consumption and chip area becoming two major concerns. Traditional SoC designs usually separate software and hardware. Thus, the process of improving the system performance is a complicated task for both software and hardware designers. The aim of this research is to develop hardware acceleration workflow for software applications. Thus, system performance can be improved with constraints of energy consumption and on-chip resource costs. The characteristics of software applications can be identified by using profiling tools. Hardware acceleration can have significant performance improvement for highly mathematical calculations or repeated functions. The performance of SoC systems can then be improved, if the hardware acceleration method is used to accelerate the element that incurs performance overheads. The concepts mentioned in this study can be easily applied to a variety of sophisticated software applications. The contributions of SoC-based hardware acceleration in the hardware-software co-design platform include the following: (1) Software profiling methods are applied to H.264 Coder-Decoder (CODEC) core. The hotspot function of aimed application is identified by using critical attributes such as cycles per loop...

‣ Speicher- und Kompressionsverfahren für Volumenvisualisierungshardware; Memory- and compression techniques for volume rendering hardware

Wetekam, Gregor
Fonte: Universidade de Tubinga Publicador: Universidade de Tubinga
Tipo: Dissertação
Português
Relevância na Pesquisa
36.86925%
In der Computergraphik hat sich die Volumenvisualisierung als wertvolle Technik etabliert. Besonders im Bereich der medizinischen Visualisierung, wissenschaftlichen Simulation und in der Geophysik konnte sich dieses Verfahren zur Darstellung volumetrischer Datensätze durchsetzen. Den stetig wachsenden Anforderungen in Bezug auf Datenmenge, Darstellungsgeschwindigkeit und Interaktivität, wurde durch die Verwendung spezieller Volumenvisualisierungshardware Rechnung getragen. Hierbei werden die zur Verfügung stehenden Ressourcen bestmöglich an den Visualisierungsalgorithmus angepasst. Die dominante Herausforderung der Volumenvisualisierung bleibt dennoch die sehr großen Datenmenge, die zu schwerwiegenden Problemen in Bezug auf Speicherplatz und -bandbreite führt. Der bisherige Ansatz bestehender Visualisierungshardware resultiert in einem linearen Zusammenhang zwischen Datensatzgröße und Speicherbedarf. Eine Methode die Komplexität sowohl hinsichtlich Speicherbedarf als auch Rechenzeit auf O(log n) zu reduzieren, besteht in der Verwendung eines Multiskalenmodells. Diese Arbeit stellt erstmals die Integration eines solchen waveletbasierten Multiskalenmodells in eine Hardwarearchitektur zur Volumenvisualisierung vor. Dies erlaubt Datensätze darzustellen...

‣ Applikationsspezifische Analyse und Optimierung der Energieeffizienz eingebetteter Hardware/Software-Systeme; Application-specific Analysis and Optimization of Energy Efficiency in Embedded Hardware/Software Systems

Zimmermann, Jochen
Fonte: Universidade de Tubinga Publicador: Universidade de Tubinga
Tipo: Dissertação
Português
Relevância na Pesquisa
36.89797%
Elektronische Systeme spielen im täglichen Leben eine immer wichtigere Rolle. Insbesondere trifft dies für digitale eingebettete Systeme zu, die mikro- bzw. nanoelektronische Hardware-Komponenten integrieren, um bestimmte Funktionalitäten durch die Ausführung dedizierter Softwareprogramme zu erbringen. Eingebettete Hardware/Software-Systeme sind dadurch zum führenden Mittel für Innovationen und Wachstum in nahezu allen Anwendungsdomänen geworden, wobei insbesondere der Markt für mobile elektronische Geräte in jüngster Vergangenheit enorme Zuwachsraten erfahren hat. Deren Energieversorgung ist aufgrund des limitierten Energiespeichers jedoch zu einem primären Problem und damit zu einem entscheidenden Wettbewerbskriterium im Markt geworden, da sie trotz strenger Anforderungen immer komplexere und zum Teil hochgradig vernetzte Aufgaben erfüllen müssen. Neben der Entwicklung neuer und effizienter Hardware-Plattformen ist deshalb die Entwicklung von Strategien zur Minimierung des Energieverbrauchs bzw. der Optimierung der Energieeffizienz durch gezielte Anwendung von Low-Power-Mechanismen ein entscheidender Faktor. In dieser Arbeit wird dargestellt, wie durch modellbasierte Analysen der auszuführenden Funktionalität eine applikationsspezifische Optimierung der Energieeffizienz unter Berücksichtigung der an das System gestellten Anforderungen und der zugrunde liegenden Hardware-Plattform bzw. durch Verwendung unterschiedlicher Betriebszustände dieser Zielarchitektur durchgeführt werden kann. Zunächst wird ein Algorithmus vorgestellt...

‣ Integración continua para open hardware

Peral Chico, David del
Fonte: Universidade Carlos III de Madrid Publicador: Universidade Carlos III de Madrid
Tipo: info:eu-repo/semantics/bachelorThesis; info:eu-repo/semantics/masterThesis Formato: application/pdf
Português
Relevância na Pesquisa
36.9196%
En estos últimos años, la informática, y más concretamente, el hardware, está evolucionando hacia sistemas empotrados. La aparición de nuevos mercados como los micrordenadores, televisiones inteligentes, etc., y masificación de los existentes como los teléfonos inteligentes y las tablets amplifica este fenómeno. Esto es debido a las ventajas de dichos sistemas en cuanto a coste a escala, optimización y rendimiento, consumo de energía o tamaño, entre otras. Los sistemas empotrados crecen en soluciones cerradas de forma exponencial, pero lo más interesante, es la mezcla resultante entre la filosofía libre y los sistemas empotrados. De esta manera, están surgiendo comunidades y empresas de open hardware que están logrando, cada vez más, atraer la atención de los medios de comunicación, universidades y empresas. El motivo es bien sencillo: estas comunidades o empresas aportan libremente plataformas de computación y control de coste bajo y facilidad de programación, además de extremadamente flexibles. Este fenómeno ocasiona que surjan iniciativas de innovación basadas en estos tipos de plataformas, añadiendo una conexión a internet, lo cual aumenta exponencialmente las posibilidades de uso y explotación, naciendo así conceptos como el internet de las cosas. Además...

‣ Semiconductor development in Ireland: reducing 'development stress' caused by digital hardware and embedded software team interaction

Griffin, Ivan J.
Fonte: University of Limerick, Department of Computer Science & Information Systems Publicador: University of Limerick, Department of Computer Science & Information Systems
Tipo: Doctoral thesis; all_ul_research; ul_theses_dissertations; none
Português
Relevância na Pesquisa
36.851042%
peer-reviewed; Today's consumer electronic products are complex, multi-discipline systems, far beyond just physical gates on a semiconductor chip. Their development involves a delicate mix of engineering disciplines and technologies such as analog hardware, digital hardware, software, board design, semiconductor physics and chemical engineering. The research presented in this dissertation examines the specific relationship between the integration of digital hardware and software development activities and the successful creation of modern consumer electronics devices and embedded computing platforms, to determine which aspects of inter-discipline development caused the most difficulty to a semiconductor device for the consumer electronics market as it progressed in life-cycle through from design to tape-out/mass production. As of 2010, Semiconductor Fabrication techniques continue to (broadly) follow Gordon Moore’s Law (Moore, 1965), which states that the number of transistors on a chip doubles approximately every 18 months. In addition, incremental improvements in fabrication techniques have resulted in successively smaller chip geometries—greater functionality requiring less silicon area and consuming lower power than the previous generation. Embedded computing devices are omnipresent in consumer electronics in modern society. Consumer desire and expectations of product improvement has lead to rampant innovation in the consumer electronics market...